3.5D先进封装技术解析及 先进封装清洗剂介绍

这是一份关于3.5D先进封装技术，特别是在HPC和AI加速器领域的全面介绍，涵盖了技术原理、关键实现、市场应用和未来趋势。

全面介绍3.5D先进封装：HPC与AI加速器的异构集成技术与市场应用

核心摘要

在“后摩尔定律”时代，当晶体管微缩的收益递减、成本剧增时，先进封装技术成为了延续半导体产业发展的重要引擎。其中，3.5D先进封装 作为一种关键的异构集成技术，通过在高性能计算和人工智能加速器中高效地整合不同工艺节点、不同功能的芯片，实现了系统级性能的飞跃，正成为驱动前沿科技发展的基石。

一、 什么是3.5D封装？从2.5D到3D的演进

要理解3.5D，首先需要了解2.5D和3D封装。

1. 2.5D封装：

• 原理：多个芯片（如CPU、GPU、HBM）并排放置在一个硅中介层 上。中介层内部有高密度的硅通孔和布线，充当“超级PCB”，提供芯片间的高速互联。

• 特点：芯片之间通过中介层通信，而不是直接通过PCB，缩短了互联距离，提高了带宽和能效。台积电的CoWoS 和英特尔的EMIB 是典型代表。

2. 3D封装：

• 原理：将芯片直接堆叠在另一颗芯片之上，通过硅通孔 进行垂直互联。

• 特点：互联密度最高，延迟最小，但设计和制造复杂度、散热挑战也最大。代表技术有台积电的SoIC。

  3.5D封装 - 一个概念性的定义：

• “3.5D”并非一个严格的官方术语，而是业界为了描述一种介于2.5D和3D之间、兼具两者优点的混合集成结构。

• 核心思想：它不像3D那样直接堆叠核心计算芯片，而是将多个核心计算芯片（如计算芯粒Chiplets）并排放在硅中介层上（2.5D结构），同时将高带宽内存等芯片以更紧密的方式（如局部3D堆叠）集成在同一中介层上。

• 通俗理解：可以看作是在一个强大的2.5D地基上，进行了关键部位的3D“加盖”或“嵌入”，实现了更优的性能、功耗和面积平衡。

二、 3.5D封装的关键技术与实现

在HPC/AI领域，3.5D封装的核心是实现逻辑芯片（CPU/GPU/ASIC） 与高带宽内存 的极致集成。

1. 核心技术载体：台积电CoWoS

台积电的CoWoS 是3.5D封装最典型的实现。其演进历程清晰地展示了从2.5D到3.5D的路径：

• CoWoS-S：最初的2.5D版本，使用无源硅中介层，在其上放置逻辑芯片和HBM。这是NVIDIA A100、V100等芯片采用的技术。

• CoWoS-R：使用RDL（再布线层） 中介层替代硅中介层，成本较低，适用于对互联密度要求稍低的场景。

• CoWoS-L：这就是真正的“3.5D”封装。

• 混合键合中介层：它结合了局部硅中介层 和LSI（局部硅互联）芯片。

• 工作方式：多个计算芯粒并排在中介层上（2.5D结构），而芯粒与芯粒之间的超高速互联是通过嵌入在中介层中的LSI芯片来实现的。这个LSI芯片就像一个高速交换网络，提供了比传统中介层布线更高效、带宽更高的芯粒间连接。

• 优势：实现了比传统2.5D更高的互联密度和带宽，同时避免了整个计算芯片3D堆叠带来的巨大散热和设计挑战。NVIDIA的H100和B200 GPU 就采用了CoWoS-L技术。

2. 核心组件：硅中介层与微凸块

• 硅中介层：是3.5D封装的“地基”。它由硅制成，可以利用成熟的半导体工艺制作出微米级别的TSV和超高密度布线，其线路密度远高于传统PCB。

• 微凸块：用于连接芯片与中介层或中介层与封装基板。其间距越小，互联密度越高。3.5D封装要求极小的凸块间距（例如25µm以下）。

3. 关键驱动力：高带宽内存

• HBM本身也是通过3D堆叠（3D封装）技术将多个DRAM芯片堆叠在一起。

• 在3.5D结构中，HBM堆栈通过微凸块与硅中介层连接，与旁边的计算GPU/CPU实现超短距离、超高带宽的通信。这正是满足AI大模型海量数据吞吐需求的关键。

三、 市场应用情况

3.5D先进封装几乎成为了顶级HPC和AI加速器的“标配”。

1. NVIDIA：

• Hopper架构（H100） 和 Blackwell架构（B200）：均采用台积电CoWoS-L技术。将多个GPU芯粒和HBM3/3E集成在一起，实现了前所未有的芯粒间互联带宽（如B200的10TB/s），以支撑万亿参数大模型的训练和推理。

2. AMD：

• Instinct MI300系列：是异构集成的典范。MI300A将CPU芯粒（Zen 4）、GPU芯粒（CDNA 3）和HBM3全部集成在一个CoWoS平台上。MI300X则专注于加速计算，集成了多个GPU芯粒和高达192GB的HBM3。这同样是3.5D集成的典型应用。

3. Intel：

• Ponte Vecchio GPU：采用了英特尔自家的EMIB（2.5D） 和 Foveros（3D） 技术进行混合集成，其复杂结构也符合3.5D的概念。它通过EMIB连接多个计算芯片，并通过Foveros进行3D堆叠，实现了47个芯片单元的异构集成。

4. 云端巨头自研芯片：

• Google的TPU、Amazon AWS的Inferentia和Trainium等虽然具体封装细节未完全公开，但为了达到顶尖性能，都必然采用了类似的2.5D/3.5D先进封装技术来集成大量计算核心和HBM。

四、 推动3.5D封装发展的驱动因素

1. “内存墙”：传统架构中，计算单元与内存之间的数据带宽成为性能瓶颈。3.5D封装将HBM与计算单元紧邻放置，极大缓解了此问题。

2. “功耗墙”：长距离数据传输功耗巨大。3.5D的短距离互联显著降低了IO功耗，使更多功率可用于实际计算。

3. “摩尔定律放缓”：单一巨型芯片（Monolithic Die）的制造成本和良率问题突出。3.5D允许使用多个更小、更高良率的“芯粒”来组合成一个大型系统，提升了经济性。

4. 异构集成需求：AI工作负载需要不同架构的处理器（CPU、GPU、FPGA、专用加速器）和内存协同工作。3.5D提供了理想的异构集成平台。

5. 系统性能与小型化：在有限的物理空间内集成更多功能，实现更高的系统级性能。

五、 挑战与未来趋势

挑战

• 高昂的成本：硅中介层和先进封装工艺非常昂贵，是顶级芯片才负担得起的技术。

• 设计与测试复杂度：需要芯片、封装和系统协同设计，带来了巨大的EDA工具和方法论挑战。

• 热管理：高功率密度芯片集中在一起，产生巨大热量，需要创新的散热解决方案（如均热板、液冷）。

• 供应链与标准：需要建立成熟的芯粒生态和互联标准（如UCIe），以实现不同厂商芯粒的混搭。

未来趋势

1. UCIe标准与“Chiplet化”：通用芯粒互联标准UCIe 的推出，将加速不同厂商芯粒的集成。未来的3.5D封装可能集成来自台积电、英特尔、三星甚至第三方IP供应商的芯粒。

2. 光刻技术的结合：随着CoWoS等中介层尺寸接近光罩极限，未来可能出现“拼接”技术，制造出比光罩尺寸更大的中介层，以支持更庞大的系统。

3. 材料与工艺创新：玻璃中介层、更细的凸块间距、直接铜-铜混合键合等新技术将进一步提升互联性能和能效。

4. 与3D封装的融合：未来的系统级封装可能会看到更多的3.5D基础结构，并在其上进行核心计算芯片的3D堆叠，形成更复杂的“3D+2.5D”或“3D+3.5D”架构。

结论

3.5D先进封装已不再是一项可选的技术，而是驱动HPC和AI时代继续前行的核心使能技术。它通过巧妙的异构集成，成功突破了单芯片的性能、功耗和成本瓶颈，为构建更强大、更高效的计算系统提供了现实路径。随着UCIe等生态标准的成熟和制造工艺的进步，3.5D封装将继续演进，成为未来算力基础设施的基石。

先进封装清洗- 锡膏助焊剂清洗剂介绍：

水基清洗的工艺和设备配置选择对清洗精密器件尤其重要，一旦选定，就会作为一个长期的使用和运行方式。水基清洗剂必须满足清洗、漂洗、干燥的全工艺流程。

污染物有多种，可归纳为离子型和非离子型两大类。离子型污染物接触到环境中的湿气，通电后发生电化学迁移，形成树枝状结构体，造成低电阻通路，破坏了电路板功能。非离子型污染物可穿透PC B 的绝缘层，在PCB板表层下生长枝晶。除了离子型和非离子型污染物，还有粒状污染物，例如焊料球、焊料槽内的浮点、灰尘、尘埃等，这些污染物会导致焊点质量降低、焊接时焊点拉尖、产生气孔、短路等等多种不良现象。

这么多污染物，到底哪些才是最备受关注的呢？助焊剂或锡膏普遍应用于回流焊和波峰焊工艺中，它们主要由溶剂、润湿剂、树脂、缓蚀剂和活化剂等多种成分，焊后必然存在热改性生成物，这些物质在所有污染物中的占据主导，从产品失效情况来而言，焊后残余物是影响产品质量最主要的影响因素，离子型残留物易引起电迁移使绝缘电阻下降，松香树脂残留物易吸附灰尘或杂质引发接触电阻增大，严重者导致开路失效，因此焊后必须进行严格的清洗，才能保障电路板的质量。

研发的水基清洗剂配合合适的清洗工艺能为芯片封装前提供洁净的界面条件。

运用自身原创的产品技术，满足芯片封装工艺制程清洗的高难度技术要求，打破国外厂商在行业中的垄断地位，为芯片封装材料全面国产自主提供强有力的支持。

推荐使用 水基清洗剂产品。

致力于为SMT电子表面贴装清洗、功率电子器件清洗及先进封装清洗提供高品质、高技术、高价值的产品和服务。 （13691709838）Unibright 是一家集研发、生产、销售为一体的国家高新技术、专精特新企业，具有二十多年的水基清洗工艺解决方案服务经验，掌握电子制程环保水基清洗核心技术。水基技术产品覆盖从半导体芯片封测到 PCBA 组件终端的清洗应用。是IPC-CH-65B CN《清洗指导》标准的单位。 全系列产品均为自主研发，具有深厚的技术开发能力，拥有五十多项知识产权、专利，是国内为数不多拥有完整的电子制程清洗产品链的公司。 致力成为芯片、电子精密清洗剂的领先者。以国内自有品牌，以完善的服务体系，高效的经营管理机制、雄厚的技术研发实力和产品价格优势，为国内企业、机构提供更好的技术服务和更优质的产品。 的定位不仅是精湛技术产品的提供商，另外更具价值的是能为客户提供可行的材料、工艺、设备综合解决方案，为客户解决各类高端精密电子、芯片封装制程清洗中的难题，理顺工艺，提高良率，成为客户可靠的帮手。

凭借精湛的产品技术水平受邀成为国际电子工业连接协会技术组主席单位，编写全球首部中文版《清洗指导》IPC标准（标准编号：IPC-CH-65B CN）(“Guidelines for Cleaning of Printed Boards and Assemblies”)，IPC标准是全球电子行业优先选用标准，是集成电路材料产业技术创新联盟会员成员。

主营产品包括：集成电路与先进封装清洗材料、电子焊接助焊剂、电子环保清洗设备、电子辅料等。

半导体技术应用节点：FlipChip ;2D/2.5D/3D堆叠集成;COB绑定前清洗；晶圆级封装；高密度SIP焊后清洗；功率电子清洗。